應(yīng)屆畢業(yè)生
碩士
最近更新
1644人關(guān)注
職位描述
該職位還未進行加V認證，請仔細了解后再進行投遞！
職責(zé)描述:
1. Full layout design for standard cell/IO/SRAM IPs in advanced process nodes
2. Work on the physical verification (DRC/LVS/Antenna ...)
3. Work on test chip layout design and verification
4. Close cooperation with designers on PPA optimization
任職要求:
1. At least BS Degree of Microelectronics or Physics.
2. Excellent graduate or at least 1 years' related working experience
3. Familiar with layout design and verification tools (Virtuoso, Laker, Calibre)
4. Familiar with design rule and layout effect in advanced process.
5. Excellent skills of communication and teamwork are also expected.
6. Programming experience (Perl/tcl skill) will be a plus.
7. Experience in advanced process (n16 and beyond) will be a plus.
截止日期：2025年09月05日
注：聯(lián)系我時，請說是在淮安經(jīng)濟技術(shù)開發(fā)區(qū)人才網(wǎng)上看到的。
工作地點
地址：南京江寧區(qū)南京-江寧區(qū)九龍湖
求職提示：用人單位發(fā)布虛假招聘信息，或以任何名義向求職者收取財物（如體檢費、置裝費、押金、服裝費、培訓(xùn)費、身份證、畢業(yè)證等），均涉嫌違法，請求職者務(wù)必提高警惕。
職位發(fā)布者
劉先生HR
臺積電(南京)有限公司
-
電子技術(shù)·半導(dǎo)體·集成電路
-
200-499人
-
外商獨資·外企辦事處
-
浦口經(jīng)濟開發(fā)區(qū)紫峰路16號
相似職位
